Ведущие компании в области полупроводников, такие как TSMC и Intel, продолжают сокращать размеры транзисторов, достигнув 2 нм, с началом массового производства запланированного на 2025–2026 годы. Это позволяет увеличить плотность транзисторов до 200–300 миллионов на квадратный миллиметр, приближаясь к физическим пределам.
Однако дальнейшее уменьшение размеров транзисторов вызывает серьезные проблемы, связанные с квантовыми эффектами, такими как туннелирование, которое делает транзисторы менее надежными. Современные машины High-NA EUV от ASML способны обеспечивать разрешение 8–10 нм, но для достижения еще меньших размеров используются сложные методы, такие как многократная экспозиция.
Стоит отметить, что затраты на разработку и производство новых чипов растут. Переход с 5 нм на 3 нм стоил TSMC около 30 миллиардов долларов, а установка литографических линий обходится в сотни миллионов долларов и занимает много времени. Если текущие технологии останутся неизменными, переход за пределы 1 нм будет затруднителен, хотя исследовательские работы продолжаются.
В будущем акцент, вероятно, сместится на квантовые и фотонные вычисления, нейросетевые алгоритмы и новые материалы, такие как графен и двухмерные пленки, что может открыть новые горизонты в вычислительных технологиях.
